Integrating Slang Linter into the Vim ALE
This article outlines the process of incorporating slang linting tools into the Vim plugin ale.
入坑简介
Welcome.
在IC领域，学习资料相对软件设计仍有较大欠缺。原因来自以下几个方面。
- 从业人数较少，大部分教程只针对初学者入门，缺少对关键问题的讲解，国内相关资料又存在互相抄袭的情况。
- IC设计存在较多的历史遗留问题。EDA工具上，各个厂家之间的并购，工具的改名更替，十年前的工具如今可能已经退出江湖。
- EDA工具迭代更新。最近各家厂商又在推行从前端到后端全流程工具（例如Fusion Compiler),进一步拉大了传统设计方法学与新工具之间的距离。
此博客主要用于记录工作中遇到的细节问题，作为日后参考。 对于较为 general 的教程，使用搜索引擎可以得到足够的信息。
2024
SSD Controller Verification
This article provides insights into considerations for SSD Controller Functional Verification.
Vim UVM Snippets
This article outlines the process of adding UVM snippets to the vim-snippet GitHub repository.
NVMe Introduction
Introduction to Non-Volatile Memory Express (NVMe) Interface for Beginners.
Solid-State Drive Introduction
Introduction to Solid-State Drive (SSD) for Beginners.
UVM Learning Path
This article provides a review of UVM learning resources, complete example projects, and useful tools to expedite the learning process.
vim-galore enhanced
The repository vim-galore is an excellent resource for Vim learners, focusing on fundamental Vim capabilities. However, to further augment Vim’s functionalit...
Verilog/SystemVerilog Setup in Vim
This post guides you through setting up Verilog/SystemVerilog in Vim, covering ctags generation and linting. While vim-ale is often seen as an optimal soluti...
2021
ICC Custom Floorplan
本文介绍 ICC 进行特定形状的 Floorplan 设计以及PIN脚摆放的方法。
PrimePower 使用笔记
本文介绍 Synopsys 的功耗分析工具 PrimePower 的使用。
Coverage 用法总结
本文介绍Coverage的概念以及使用Synopsys工具对其进行分析的方法。
UVM - Stand-alone Virtual Sequence
本文介绍 Stand-alone Virutal Sequence 的使用
UVM - Virtual Sequencer
本文介绍UVM Virtual Sequence/Sequencer的使用。
DC High Fanout Nets
本文介绍 DC 综合阶段 High-Fanout Nets 可能遇到的相关问题
Verdi 问题总结
本文介绍Verdi的使用。
UVM - 使用ralgen生成RAL Model
本文介绍使用ralgen自动生成UVM RAL Model的方法。
RISC-V IP & IDE 总结
本文总结了RISC-V IP/IDE Vendor。
SiliconSmart - Part0
本文介绍Synopsys的特征化和建模工具SiliconSmart。
Euclide - Part0
本文介绍Synopsys的前端设计IDE Euclide。
入坑简介
Welcome.